買專利賣專利找龍圖騰，真高效！ 查專利查商標用IPTOP,全免費！專利年費監控用IP管家,真方便！

龍圖騰網恭喜北京大學申請的專利一種集成電路靜態時序分析中的路徑分析方法獲國家發明授權專利權，本發明授權專利權由國家知識產權局授予，授權公告號為：CN115204082B 。

龍圖騰網通過國家知識產權局官網在2025-06-17發布的發明授權授權公告中獲悉：該發明授權的專利申請號/專利號為：202110377250.7，技術領域涉及：G06F30/3315；該發明授權一種集成電路靜態時序分析中的路徑分析方法是由郭資政;林亦波;黃琮蔚設計研發完成，并于2021-04-08向國家知識產權局提交的專利申請。

本一種集成電路靜態時序分析中的路徑分析方法在說明書摘要公布了：本發明公布了一種集成電路靜態時序分析中的路徑分析方法，包括步驟：電路結構初始化，基于時鐘樹深度枚舉的分組延遲信息計算和候選路徑的生成與合并；將集成電路表示為有根的時鐘樹和有向無環圖；其中的節點表示電路的管腳，邊表示管腳之間的連接關系；每條邊都標記信號傳送的最小和最大時延；將時鐘樹按指定深度進行分組，通過基于分組約束的時延傳播算法計算得到節點的分組延遲信息；對時鐘樹每個深度迭代生成候選時序違例路徑并進行篩選合并，取松弛值前k小的路徑，得到時序違例最嚴重的前k條路徑結果。通過本發明能夠支持公共悲觀路徑消除，提升路徑分析方法的通用性和效率，可達到最高百倍的計算加速效果。

本發明授權一種集成電路靜態時序分析中的路徑分析方法在權利要求書中公布了：1.一種集成電路靜態時序分析中的路徑分析方法，包括步驟：電路結構初始化，基于時鐘樹深度枚舉的分組延遲信息計算和候選路徑的生成與合并； 在電路結構初始化步驟中，將集成電路的時鐘線網表示為一棵有根樹，稱為時鐘樹；將集成電路的組合邏輯部分表示為一個有向無環圖；其中，時鐘樹的根節點表示芯片的時鐘管腳，葉子節點表示寄存器，時鐘樹的邊為節點之間的連接關系；有向無環圖中的節點表示電路的管腳，圖中的有向邊表示管腳之間的連接關系；在有向無環圖和時鐘樹中，每條邊都標記信號傳送的最小和最大時延； 在基于時鐘樹深度枚舉的延遲信息計算步驟中，將時鐘樹指定深度以下的節點進行分組，并通過設計基于分組約束的時延傳播算法，計算得到節點的分組延遲信息； 在候選路徑生成與合并步驟中，通過節點的分組延遲信息，對于時鐘樹的每個深度，在優先隊列中迭代生成k條候選時序違例路徑，對來自不同深度的候選路徑進行篩選合并，取松弛值slack小的前k條路徑，得到路徑分析的結果，即表示時序違例最嚴重的前k條路徑； 通過上述步驟實現集成電路靜態時序分析中的路徑分析，得到支持公共路徑悲觀消除的路徑。

如需購買、轉讓、實施、許可或投資類似專利技術，可聯系本專利的申請人或專利權人北京大學，其通訊地址為：100871 北京市海淀區頤和園路5號；或者聯系龍圖騰網官方客服，聯系龍圖騰網可撥打電話0551-65771310或微信搜索“龍圖騰網”。