買專利賣專利找龍圖騰，真高效！ 查專利查商標用IPTOP,全免費！專利年費監(jiān)控用IP管家,真方便！

龍圖騰網(wǎng)恭喜西北工業(yè)大學申請的專利一種抗多節(jié)點翻轉的130nmSOI工藝SRAM存儲單元電路及其版圖結構獲國家發(fā)明授權專利權，本發(fā)明授權專利權由國家知識產(chǎn)權局授予，授權公告號為：CN119380780B 。

龍圖騰網(wǎng)通過國家知識產(chǎn)權局官網(wǎng)在2025-03-25發(fā)布的發(fā)明授權授權公告中獲悉：該發(fā)明授權的專利申請?zhí)?專利號為：202411968087.1，技術領域涉及：G11C11/419；該發(fā)明授權一種抗多節(jié)點翻轉的130nmSOI工藝SRAM存儲單元電路及其版圖結構是由趙曉冬;張洵穎;崔媛媛;張海金;楊帆設計研發(fā)完成，并于2024-12-30向國家知識產(chǎn)權局提交的專利申請。

本一種抗多節(jié)點翻轉的130nmSOI工藝SRAM存儲單元電路及其版圖結構在說明書摘要公布了：本發(fā)明公開了一種抗多節(jié)點翻轉的130nmSOI工藝SRAM存儲單元電路及其版圖結構，存儲單元電路結構至少包括：上拉電路結構與下拉電路結構連接構成兩個反相互連鎖存結構，用于使多節(jié)點保持穩(wěn)定，堆疊晶體管電路結構，采用PMOS晶體管堆疊構成存儲節(jié)點，使單元電路可以抗多節(jié)點翻轉，在產(chǎn)生干擾的情況下使存儲節(jié)點上的邏輯狀態(tài)恢復正常，存取管用于連接單元電路的字線及位線，尾晶體管用于降低靜態(tài)功耗及提高寫入讀取速率，利用P型晶體管堆疊產(chǎn)生的兩個節(jié)點可以有效應對多節(jié)點翻轉，在產(chǎn)生干擾的情況下使存儲位上的邏輯狀態(tài)恢復正常，提高了輻照環(huán)境下SRAM存儲器的抗翻轉能力。

本發(fā)明授權一種抗多節(jié)點翻轉的130nmSOI工藝SRAM存儲單元電路及其版圖結構在權利要求書中公布了：1.一種抗多節(jié)點翻轉的130nmSOI工藝SRAM存儲單元電路結構，其特征在于，所述存儲單元電路結構至少包括：上拉電路結構、下拉電路結構、堆疊晶體管電路結構、存取管及尾晶體管；所述上拉電路結構與所述下拉電路結構連接構成兩個反相互連鎖存結構，用于使多節(jié)點保持穩(wěn)定；所述堆疊晶體管電路結構，采用PMOS晶體管堆疊構成存儲節(jié)點，使單元電路可以抗多節(jié)點翻轉，在產(chǎn)生干擾的情況下使存儲節(jié)點上的邏輯狀態(tài)恢復正常，其中，堆疊晶體管電路結構包括第五PMOS晶體管、第六PMOS晶體管、第七PMOS晶體管、第八PMOS晶體管；所述第七PMOS晶體管、第八PMOS晶體管分別構成第一存儲節(jié)點和第二存儲節(jié)點的堆疊結構；所述第五PMOS晶體管、第六PMOS晶體管分別構成第三存儲節(jié)點和第四存儲節(jié)點的堆疊結構；存取管用于連接單元電路的字線及位線，所述存取管包括第一NMOS晶體管和第二NMOS晶體管；尾晶體管采用第七NMOS晶體管，其用于降低靜態(tài)功耗及提高寫入讀取速率；所述上拉電路結構包括第一PMOS晶體管、第二PMOS晶體管、第三PMOS晶體管、第四PMOS晶體管；所述下拉電路結構包括第三NMOS晶體管、第四NMOS晶體管、第五NMOS晶體管、第六NMOS晶體管；所述第一PMOS晶體管和所述第二PMOS晶體管分別為所述第一存儲節(jié)點和所述第二存儲節(jié)點的上拉結構，所述第五NMOS晶體管和所述第六NMOS晶體管分別為所述第一存儲節(jié)點和所述第二存儲節(jié)點的下拉結構；所述第三PMOS晶體管、第四PMOS晶體管分別為所述第三存儲節(jié)點和所述第四存儲節(jié)點的上拉結構，所述第三NMOS晶體管、第四NMOS晶體管分別為所述第三存儲節(jié)點和所述第四存儲節(jié)點的下拉結構；所述第一PMOS晶體管、所述第二PMOS晶體管、所述第三PMOS晶體管、所述第四PMOS晶體管的源極均連接電源VDD，所述第一PMOS晶體管的漏極連接所述第二PMOS晶體管的柵極、所述第五PMOS晶體管的柵極以及所述第七PMOS晶體管的源極并構成第一存儲節(jié)點，所述第二PMOS晶體管的漏極連接所述第一PMOS晶體管的柵極、所述第六PMOS晶體管的柵極以及所述第八PMOS晶體管的源極并構成第二存儲節(jié)點，所述第四PMOS晶體管的漏極連接所述第六PMOS晶體管的源極，所述第三PMOS晶體管的漏極連接所述第五PMOS晶體管的源極，所述第六PMOS晶體管的漏極連接所述第三PMOS晶體管的柵極、所述第二NMOS晶體管的源極、所述第三NMOS晶體管的柵極、所述第四NMOS晶體管的漏極以及所述第六NMOS晶體管的柵極并構成第三存儲節(jié)點，所述第五PMOS晶體管的漏極連接所述第四PMOS晶體管的柵極、第一NMOS晶體管的源極、所述第四NMOS晶體管的柵極、所述第三NMOS晶體管的漏極以及第五NMOS晶體管的柵極并構成第四存儲節(jié)點，所述第八PMOS晶體管的漏極連接所述第六NMOS晶體管的漏極，所述第七PMOS晶體管的漏極連接所述第五NMOS晶體管的漏極，所述第四NMOS晶體管的源極以及第三NMOS晶體管的源極均連接所述第七NMOS晶體管的漏極，所述第六NMOS晶體管的源極、所述第五NMOS晶體管的源極及所述第七NMOS晶體管的源極均連接GND；所述第二NMOS晶體管的柵極、所述第一NMOS晶體管的柵極均連接字線WL，所述第二NMOS晶體管的漏極連接位線BL，所述第一NMOS晶體管的漏極連接位線BLB，所述第八PMOS晶體管的柵極連接字位線WBLB，所述第七PMOS晶體管的柵極連接字位線WBL，所述第七NMOS晶體管的柵極連接寫字線WWL。

如需購買、轉讓、實施、許可或投資類似專利技術，可聯(lián)系本專利的申請人或專利權人西北工業(yè)大學，其通訊地址為：710072 陜西省西安市友誼西路127號；或者聯(lián)系龍圖騰網(wǎng)官方客服，聯(lián)系龍圖騰網(wǎng)可撥打電話0551-65771310或微信搜索“龍圖騰網(wǎng)”。