買專利賣專利找龍圖騰，真高效！ 查專利查商標用IPTOP,全免費！專利年費監控用IP管家,真方便！

龍圖騰網恭喜南京航空航天大學申請的專利一種卷積神經網絡壓縮方法及邊緣側FPGA加速器獲國家發明授權專利權，本發明授權專利權由國家知識產權局授予，授權公告號為：CN114925823B 。

龍圖騰網通過國家知識產權局官網在2025-05-06發布的發明授權授權公告中獲悉：該發明授權的專利申請號/專利號為：202210515197.7，技術領域涉及：G06N3/082；該發明授權一種卷積神經網絡壓縮方法及邊緣側FPGA加速器是由余天洋;劉偉強;吳比設計研發完成，并于2022-05-12向國家知識產權局提交的專利申請。

本一種卷積神經網絡壓縮方法及邊緣側FPGA加速器在說明書摘要公布了：本專利提供了一種卷積神經網絡的壓縮方法，以及匹配于此方法的邊緣側加速器。壓縮方法包括包括一種有利于硬件加速的新型細粒度剪枝，其通過超參數N和M控制剪枝后模型的壓縮比，通過超參數P控制剪枝過程中的分組大小以及加速器的結構；采用提出的增量動態剪枝及重訓練方法以恢復剪枝后神經網絡的識別準確率；對卷積神經網絡中所有的非零權重進行量化至目標精度。本專利通過提出的壓縮方法，得到一個壓縮比可調的模型，其能夠被提供的加速器高效計算。本專利中的邊緣側加速器匹配于提出的壓縮方法，針對邊緣側應用場景的資源限制，可以進行結構調整以適應于不同具體場景。

本發明授權一種卷積神經網絡壓縮方法及邊緣側FPGA加速器在權利要求書中公布了：1.一種卷積神經網絡邊緣側FPGA加速器，其特征在于，應用于卷積神經網絡的壓縮方法壓縮后的卷積神經網絡的加速，所述卷積神經網絡的壓縮方法，應用于卷積神經網絡的卷積層和全連接層，包括：步驟一，采用細粒度剪枝方法對選定的需要剪枝的卷積層和全連接層進行動態剪枝；步驟二，采用增量動態剪枝及重訓練的方法控制剪枝帶來的網絡性能下降；步驟三，對卷積神經網絡中所有的非零權重進行量化至目標精度；所述的步驟一中，包括：設置第L層的k×k卷積層為被剪枝層，其權重參數矩陣WL鋪平成k×k個二維矩陣，每個二維矩陣的兩個維度分別對應權重參數矩陣WL的輸入通道和輸出通道維度；設置超參數P對每個二維矩陣進行分組，每組有P個元素；設置超參數N和M，在相鄰的M個分組中，僅保留L1范數最大的N個分組；構建一個掩膜矩陣TL，其形狀與所述的權重參數矩陣WL相同，TL中對應于WL中保留權重位置設置為1，剪去權重位置設置為0；神經網絡前向計算時，用TL與WL逐元素相乘的結果作為權重參數進行計算；反向傳播時，用梯度更新WL而非對于暫時未被設置為需要剪枝的卷積層和全連接層，其前向計算與反向計算過程無改變；當前重訓練結束后，被剪枝層保存的參數為WL而非卷積神經網絡邊緣側FPGA加速器包括：稀疏計算加速模塊、權重緩沖區、輸入特征圖緩沖區、輸出特征圖緩沖區、激活與池化模塊、權重寄存器組、控制模塊；稀疏計算加速模塊包含脈動陣列、部分和累加器、輸入通道選擇器，用于并行計算多個輸入通道，輸出多個通道的部分和數據；權重緩沖區、輸入特征圖緩沖區和輸出特征圖緩沖區用于臨時存放從內存中讀出或即將寫入的數據；激活與池化模塊在卷積層或全連接層的輸出通道結果計算完成后，從稀疏計算加速模塊的部分和累加器中取出結果進行ReLu操作或池化操作，再寫入輸出特征圖緩沖區中，以待寫入內存中進行保存；權重寄存器組用于輔助稀疏計算加速模塊的運行；控制模塊包含指令讀取子模塊、指令譯碼子模塊，以及連接稀疏計算加速模塊、權重緩沖區、輸入特征圖緩沖區、輸出特征圖緩沖區、激活與池化模塊和權重寄存器組的控制邏輯；所述的稀疏計算加速模塊包括多個輸入通道選擇器，每個輸入通道選擇器分別與脈動陣列中的每行第一個PE單元相連；稀疏計算加速模塊中脈動陣列的行數和列數受邊緣側FPGA加速器的資源限制，其通過約束方程組求解出，而求解出的列數將會影響神經網絡壓縮方法里超參數P的選擇；所述的稀疏計算加速模塊中脈動陣列的行數和列數與邊緣側FPGA加速器中DSP資源的約束關系為：設置脈動陣列的行數為R，列數為C，其中列數C與超參數P在數值上相等，列出以下約束方程組： 其中：R×C為脈動陣列中使用的DSP數量；R×MN為稀疏計算加速模塊的輸入并行度。

如需購買、轉讓、實施、許可或投資類似專利技術，可聯系本專利的申請人或專利權人南京航空航天大學，其通訊地址為：211106 江蘇省南京市江寧區將軍大道29號；或者聯系龍圖騰網官方客服，聯系龍圖騰網可撥打電話0551-65771310或微信搜索“龍圖騰網”。