買專利賣專利找龍圖騰，真高效！ 查專利查商標用IPTOP,全免費！專利年費監(jiān)控用IP管家,真方便！

龍圖騰網(wǎng)恭喜集美大學(xué)申請的專利一種用于快速逆向設(shè)計的FPGA伴隨法加速器設(shè)計方法獲國家發(fā)明授權(quán)專利權(quán)，本發(fā)明授權(quán)專利權(quán)由國家知識產(chǎn)權(quán)局授予，授權(quán)公告號為：CN119623216B 。

龍圖騰網(wǎng)通過國家知識產(chǎn)權(quán)局官網(wǎng)在2025-04-18發(fā)布的發(fā)明授權(quán)授權(quán)公告中獲悉：該發(fā)明授權(quán)的專利申請?zhí)?專利號為：202510169604.7，技術(shù)領(lǐng)域涉及：G06F30/23；該發(fā)明授權(quán)一種用于快速逆向設(shè)計的FPGA伴隨法加速器設(shè)計方法是由許偉堅;賴聯(lián)有;倪智恒;高志斌;孫養(yǎng)龍;宋丹設(shè)計研發(fā)完成，并于2025-02-17向國家知識產(chǎn)權(quán)局提交的專利申請。

本一種用于快速逆向設(shè)計的FPGA伴隨法加速器設(shè)計方法在說明書摘要公布了：本發(fā)明公開了一種用于快速逆向設(shè)計的FPGA伴隨法加速器設(shè)計方法，包括：對所需要進行優(yōu)化設(shè)計的材料空間進行模擬仿真；設(shè)定優(yōu)化目標；建立優(yōu)化模型；求解該優(yōu)化模型，根據(jù)求解過程對不同的材料空間和優(yōu)化目標采用伴隨法進行材料的迭代優(yōu)化，以滿足最終的理想需求；設(shè)計加速器所需數(shù)據(jù)結(jié)構(gòu)體來封裝需要更新的字段元素；設(shè)計更新架構(gòu)，并根據(jù)更新架構(gòu)對字段元素進行更新；基于更新架構(gòu)設(shè)計加速器；基于加速器進行正逆向仿真和材料優(yōu)化；對所設(shè)計的加速器進行測試。本發(fā)明實現(xiàn)了大規(guī)模逆向設(shè)計問題的高效處理和良好的可擴展性。

本發(fā)明授權(quán)一種用于快速逆向設(shè)計的FPGA伴隨法加速器設(shè)計方法在權(quán)利要求書中公布了：1.一種用于快速逆向設(shè)計的FPGA伴隨法加速器設(shè)計方法，其特征在于，包括如下步驟：步驟1、對所需要進行優(yōu)化設(shè)計的材料空間進行模擬仿真；步驟2、設(shè)定需要對所述材料空間的材料配置進行優(yōu)化的優(yōu)化目標；步驟3、建立優(yōu)化模型；步驟4、求解該優(yōu)化模型，根據(jù)求解過程對不同的材料空間和優(yōu)化目標采用伴隨法進行材料的迭代優(yōu)化，以滿足最終的理想需求；步驟5、設(shè)計加速器所需的數(shù)據(jù)結(jié)構(gòu)體來封裝需要更新的字段元素；具體包括：步驟51、設(shè)計一個稱為單元格的數(shù)據(jù)結(jié)構(gòu)體來封裝需要更新的字段元素；步驟52、所述單元格的結(jié)構(gòu)是在第一行設(shè)置有字段元素名稱、字段元素名稱對應(yīng)的符號和位寬，并從第二行起在對應(yīng)位置上記錄字段元素名稱、字段元素名稱對應(yīng)的符號和位寬的具體參數(shù)；不同的字段元素名稱包括原波狀態(tài)、更新后的波狀態(tài)、原伴隨變量、更新后的伴隨變量、原材料性質(zhì)、更新后的材料性質(zhì)、梯度和導(dǎo)航掩碼；其中，所述導(dǎo)航掩碼有兩個功能：第一個功能是指定傳播方向；第二個功能是指定源所注入的二維空間位置；步驟6、設(shè)計更新架構(gòu)，并根據(jù)更新架構(gòu)對字段元素進行更新；具體包括：步驟61、負責(zé)更新字段元素的波傳播引擎采用行緩沖結(jié)構(gòu)，所述單元格按順序從片外存儲器輸入到行緩沖結(jié)構(gòu)中；步驟62、在單元格中每一行的具體參數(shù)被傳輸?shù)叫芯彌_結(jié)構(gòu)的行緩沖區(qū)后，波傳播引擎中的計算內(nèi)核根據(jù)觸發(fā)器中存儲的單元格計算輸出，并依次發(fā)送處理后的單元格；步驟63、輸出返回處理后的單元格到片外存儲器或直接到下一個波傳播引擎；步驟64、在前向傳播階段，波傳播引擎更新每個單元格中的原波狀態(tài)，在完成前向傳播后，波傳播引擎進行后向傳播，同時更新原波狀態(tài)和原伴隨變量，并且多個波傳播引擎完全流水線化，并行處理更新操作；步驟7、基于更新架構(gòu)設(shè)計加速器；具體包括：步驟71、設(shè)計一個基于更新架構(gòu)的全流水線FPGA加速器，以加快逆向設(shè)計；步驟72、該加速器的架構(gòu)由內(nèi)存調(diào)度器和N個級聯(lián)的波傳播引擎組成，內(nèi)存調(diào)度器與片外存儲器交互，橋接片外存儲器和波傳播引擎；步驟73、波傳播引擎同時更新單元格在不同的時間步長和優(yōu)化材料的性質(zhì)；步驟74、內(nèi)存調(diào)度器首先執(zhí)行內(nèi)存映射到流操作，從片外存儲器讀取數(shù)據(jù)，并將單元格和源作為流發(fā)送到波傳播引擎，當單元格被最終的波傳播引擎更新時，內(nèi)存調(diào)度器執(zhí)行流到內(nèi)存映射操作，將更新的單元格寫回片外存儲器；步驟8、基于加速器進行正逆向仿真和材料優(yōu)化；步驟9、對所設(shè)計的加速器進行測試。

如需購買、轉(zhuǎn)讓、實施、許可或投資類似專利技術(shù)，可聯(lián)系本專利的申請人或?qū)＠麢?quán)人集美大學(xué)，其通訊地址為：361000 福建省廈門市集美銀江路185號；或者聯(lián)系龍圖騰網(wǎng)官方客服，聯(lián)系龍圖騰網(wǎng)可撥打電話0551-65771310或微信搜索“龍圖騰網(wǎng)”。