買專利賣專利找龍圖騰，真高效！ 查專利查商標用IPTOP,全免費！專利年費監控用IP管家,真方便！

龍圖騰網恭喜中電科思儀科技股份有限公司申請的專利一種用于示波器的數字校正與補償電路獲國家發明授權專利權，本發明授權專利權由國家知識產權局授予，授權公告號為：CN114487531B 。

龍圖騰網通過國家知識產權局官網在2025-05-16發布的發明授權授權公告中獲悉：該發明授權的專利申請號/專利號為：202210068823.2，技術領域涉及：G01R13/02；該發明授權一種用于示波器的數字校正與補償電路是由劉洪慶;劉永;王生偉;褚曉東;邵成華設計研發完成，并于2022-01-21向國家知識產權局提交的專利申請。

本一種用于示波器的數字校正與補償電路在說明書摘要公布了：本發明公開了一種用于示波器的數字校正與補償電路，屬于數字技術領域。本發明采用在FPGA內部數字校正與補償的方式代替傳統的模擬器件和軟件補償與校正；可實現數據采集模塊ADC的增益、偏置的自動校準，校準精度高、校準速度快，提高了校準的準確性和有效性；數字化方式實現示波器的幅度補償，可提高示波器帶寬和優化幅頻響應優化，幅度平坦度達到±1dB；數字化方式實現減噪濾波，可實現20MHz、250MHz、500MHz、1GHz、1.5GHz、2GHz等六種數字濾波檔位；數字化方式實現波形重建，示波器最小時基可達5psdiv，數字插值倍數最大2000倍；該發明可擴展應用于更高帶寬和更高采樣率的示波器中。

本發明授權一種用于示波器的數字校正與補償電路在權利要求書中公布了：1.一種用于示波器的數字校正與補償電路，其特征在于：包括校準信號生成模塊、模擬前端調理模塊、數據采集模塊、數字信號處理模塊和嵌入式CPU模塊；其中，數字信號處理模塊是核心模塊；校準信號生成模塊，被配置為用于產生示波器校準所需要的快沿和正弦信號，信號幅度為500mVpp，快沿信號頻率為固定1kHz、正弦波頻率為10MHz~2.5GHz、頻率調節步進為10MHz；模擬前端調理模塊，被配置為用于對實現示波器通道輸入信號CH和校準信號進行調理；模擬前端調理模塊的輸入頻率范圍為DC~2.5GHz，幅度范圍為4mVpp~8Vpp，輸出的頻率范圍為DC~2.5GHz，幅度范圍為2.35mV~600mVpp；數據采集模塊，被配置為用于采集模擬前端調理模塊輸出的信號；數字信號處理模塊，被配置為用于對數字信號進行處理；嵌入式CPU模塊，被配置為用于通過PCIe2.0接口與數字信號處理模塊的CPU交互控制單元接口進行通訊，實現控制命令和采集數據的交互及傳輸；數字信號處理模塊，采用型號為XCKU060-2FFVA1517I的FPGA，包括數據預處理單元、帶寬及頻響優化單元、減噪濾波單元、數據選擇器、數據存儲控制單元、波形重建單元以及CPU交互控制單元；數據預處理單元，被配置為用于對數據進行處理；帶寬及頻響優化單元，被配置為用于改善示波器波形在垂直方向的電壓特性，用戶能夠選擇打開或者關閉該帶寬及頻響優化單元；當選擇關閉時，前端的數據預處理單元將312.5MHz的256位數據流DZ[255:0]直接送往后端進行后續處理，當選擇打開時，前端的數據預處理單元將312.5MHz的256位數據流DZ[255:0]直接送往帶寬及頻響優化單元進行處理；減噪濾波單元，包括減噪濾波器系數RAM、CIC抽取濾波器、FIR濾波器和CIC插值濾波器；用戶能夠選擇打開或者關閉該減噪濾波單元；當選擇關閉時，前端312.5MHz的256位數據流DZ[255:0]直接送往后端進行后續處理；當選擇打開時，前端312.5MHz的256位數據流DZ[255:0]送往減噪濾波單元主進行處理；用戶能夠選擇包括20MHz、250MHz、500MHz、1GHz、1.5GHz和2GHz在內的六個檔位的數字低通濾波器，六個檔位的數字濾波器通過采用不同的CIC+FIR級聯組合和濾波器系數選擇來實現；當用戶選擇1.5GHz或者2GHz通帶范圍較大的帶寬限制時，示波器根據選擇開啟部分CIC抽取、FIR濾波及CIC插值濾波器并對數據進行延遲處理，以便與未開啟帶寬限制的通道實現信號同步；當用戶選擇20MHz或者250MHz較低的通帶范圍，示波器將啟用后端的CIC抽取+FIR濾波+CIC插值級聯模塊，首先經過2的冪次方對采樣信號進行抽取，使數據流速率降至FIR濾波器可接受的工作頻率，FIR濾波器將輸入信號與預置的濾波系數進行乘加運算，最后經過插值CIC模塊完成對濾波后信號的插值處理，以產生總位寬相同的數據，即312.5MHz的256位數據流DZ[255:0]經過減噪濾波單元后輸出新的312.5MHz的256位數據流DJZ[255:0]；波形重建單元，被配置為用于改善示波器波形在水平方向的時間特性，用戶能夠選擇打開或者關閉該波形重建單元；當選擇關閉時，前端的降噪濾波單元將312.5MHz的256位數據流DJZ[255:0]直接在數據存儲控制單元控制下存儲到FPGA內部的RAM存儲器中；當選擇打開時，前端的降噪濾波單元將312.5MHz的256位數據流DJZ[255:0]直接送往波形重建單元進行處理；數據存儲控制單元，被配置為用于將波形重建單元輸出的312.5MHz的256位數據流DCJ[255:0]存儲到FPGA內部的存儲器RAM中；嵌入式CPU模塊通過數字信號處理模塊中的CPU接口交互控制單元將采樣數據DCJ[255:0]送顯屏幕進行顯示；CPU交互控制單元，被配置為用于嵌入式CPU模塊與數字。

如需購買、轉讓、實施、許可或投資類似專利技術，可聯系本專利的申請人或專利權人中電科思儀科技股份有限公司，其通訊地址為：266555 山東省青島市黃島區香江路98號；或者聯系龍圖騰網官方客服，聯系龍圖騰網可撥打電話0551-65771310或微信搜索“龍圖騰網”。