買專利賣專利找龍圖騰，真高效！ 查專利查商標(biāo)用IPTOP,全免費(fèi)！專利年費(fèi)監(jiān)控用IP管家,真方便！

龍圖騰網(wǎng)恭喜三星電子株式會社申請的專利半導(dǎo)體設(shè)備及其測試設(shè)備和方法獲國家發(fā)明授權(quán)專利權(quán)，本發(fā)明授權(quán)專利權(quán)由國家知識產(chǎn)權(quán)局授予，授權(quán)公告號為：CN110827914B 。

龍圖騰網(wǎng)通過國家知識產(chǎn)權(quán)局官網(wǎng)在2025-04-29發(fā)布的發(fā)明授權(quán)授權(quán)公告中獲悉：該發(fā)明授權(quán)的專利申請?zhí)?專利號為：201910167066.2，技術(shù)領(lǐng)域涉及：G11C29/56；該發(fā)明授權(quán)半導(dǎo)體設(shè)備及其測試設(shè)備和方法是由黃淙泰設(shè)計研發(fā)完成，并于2019-03-05向國家知識產(chǎn)權(quán)局提交的專利申請。

本半導(dǎo)體設(shè)備及其測試設(shè)備和方法在說明書摘要公布了：一種測試設(shè)備包括測試安裝電路，該測試安裝電路上安裝有多個半導(dǎo)體設(shè)備作為相應(yīng)的被測設(shè)備。每個被測設(shè)備中包括對應(yīng)的延遲控制電路和目標(biāo)電路。提供電耦接到測試安裝電路的測試邏輯器件。測試邏輯器件被配置為生成測試輸入，測試輸入被并行地提供給多個被測設(shè)備內(nèi)的延遲控制電路。延遲控制電路至少包括第一延遲控制電路和第二延遲控制電路，第一延遲控制電路和第二延遲控制電路被配置為在相對于彼此異相的相應(yīng)的第一測試時間間隔和第二測試時間間隔期間向?qū)?yīng)的第一目標(biāo)電路和第二目標(biāo)電路傳遞測試輸入，以便在測試期間實(shí)現(xiàn)測試安裝電路的更均勻的功耗需求。

本發(fā)明授權(quán)半導(dǎo)體設(shè)備及其測試設(shè)備和方法在權(quán)利要求書中公布了：1.一種測試設(shè)備，包括：測試安裝電路，其上安裝有多個半導(dǎo)體設(shè)備作為相應(yīng)的被測設(shè)備，在所述被測設(shè)備中包括對應(yīng)的延遲控制電路和目標(biāo)電路；以及測試邏輯器件，電耦接到所述測試安裝電路，所述測試邏輯器件被配置為生成測試輸入，所述測試輸入被并行地提供給所述多個被測設(shè)備內(nèi)的延遲控制電路，所述延遲控制電路至少包括第一延遲控制電路和第二延遲控制電路，所述第一延遲控制電路和所述第二延遲控制電路被配置為通過將傳遞給第二目標(biāo)電路的測試輸入相對于傳遞給第一目標(biāo)電路的測試輸入而延遲，使得所述第二目標(biāo)電路的測試相對于所述第一目標(biāo)電路而延遲，來在相對于彼此異相的相應(yīng)的第一測試時間間隔和第二測試時間間隔期間，向?qū)?yīng)的所述第一目標(biāo)電路和所述第二目標(biāo)電路傳遞所述測試輸入；其中，所述第一目標(biāo)電路包括第一存儲器單元陣列，并且所述第二目標(biāo)電路包括第二存儲器單元陣列；其中，將測試輸入寫入所述第一存儲器單元陣列中的時刻不同于將測試輸入寫入所述第二存儲器單元陣列中的時刻；并且其中，所述測試邏輯器件被配置為向所述多個半導(dǎo)體設(shè)備提供延遲控制信號，以針對測試輸入設(shè)置不同的延遲量。

如需購買、轉(zhuǎn)讓、實(shí)施、許可或投資類似專利技術(shù)，可聯(lián)系本專利的申請人或?qū)＠麢?quán)人三星電子株式會社，其通訊地址為：韓國京畿道；或者聯(lián)系龍圖騰網(wǎng)官方客服，聯(lián)系龍圖騰網(wǎng)可撥打電話0551-65771310或微信搜索“龍圖騰網(wǎng)”。